图P6.19是用两个同步十六进制计数器74163接成的计数电路。试分析整个电路是几进制计数电路。

构成同步二进制计数器一般应选用的触发器是（）。

为了提高二进制计数器的工作速度，需采用同步二进制计数器

已知Q3Q2Q1Q0是同步十进制计数器的触发器输出，若以Q3作进位，则其周期和脉冲宽度是（）。

若4位同步二进制加法计数器当前的状态是0111，下一个输入时钟脉冲后，其内容为（）。

十进制计数器是用十进制数码“0～9”进行计数的。

两个十进制计数器串行连接可构成一百进制计数器。（)

利用集成计数器的同步清零功能构成N进制计数器时，应该先写出二进制代码的数是（）。

用同步十六进制计数器74HC161设计一个可变进制的计数器。要求在控制信号M=0时，为十二进制，在M=1时为十进制。请标明计数输入端和进位输出端。74HC161的框图和功能表见图T2.6和表T2.6。

利用集成二进制计数器CT74163和必要的门电路,设计一个分频器.当输入X为1Hz方波时,输出Y为60Hz方波(占空比为1).要求采用模10计数器和模6计数器串联设计.画出整个电路的逻辑电路连接图,并做出每一个CT74163器件的状态转移图.CT74163的逻辑符号如图10.106所示.

试用JK触发器设计一个同步七进制计数器，当计满时输出一个0.

图P11.5所示电路是用CB7520和同步十六进制计数器74LS161组成的波形发生器电路.已知CB7520的,试

试用两片4位二进制同步加法计数器CT74161及少量门电路构成100进制计数器.

凡具有两个稳定状态的器件有可能构成二进制计数器。（)

设计一个可变进制的同步计数器。它有一个控制端M：当M为0时，实现7进制计数器；M为1时，实现5进制计数器。请用D触发器和门路电路(门电路类型不限)实现，画出最简逻辑图，并验证能否自启动(若不能自启动，不必修改成自启动电路)。

现有一块74163芯片和一篇74151芯片，如果需要实现序列发生101100，则需要将74163改变成模（）的计数器。

试用同步十进制加法计数器74LS160设计一个四十八进制计数器.74LS160的功能表如表6-4.

2、用JK触发器设计一个五进制同步计数器，Q2Q1Q0状态转换关系参见附件。 要有设计过程，提供状态表、状态分配、激励函数和输出函数、自启动和逻辑图。

2、74LS192双时钟同步计数器（十进制），其中CO 是进位输出、BO是借位输出。

图10.66所示为四位二进制加法计数器,其功能表见表10.16所示.试将两片CT74161采用同步级联方式及总体反馈归零法设计成一个23进制计数器,要求写出设计过程并画出连接图.

用异步清零端和一个与非门（见图10.79),用反馈归零法将4位二进制加法计数器接成13进制计数器,请

图示电路中，计数器74163构成电路的逻辑功能为（）

图P5.18是由二进制优先权编码器CT74LS147（真值表参见表P5.18)和同步十进制加法计数器CT74160

图5-46所示电路为一可变进制计数器.试回答:4个JK触发器构成什么功能电路:MN分别为00、01、10、11时,可组成哪几种进制计数器.

用同步十六进制计数器74163设计一个可变进制计数器，要求在控制信号M=0时为十进制，而在M=1时为十二进制。可以附加必要的门电路。请标明计数输入端与进位输出端。