集成译码器74LS42是（）译码器。
74LS190只能进行十进制加法计数。
利用一个74LS90可以构成一个十二进制的计数器。
8线-3线优先编码器74LS148，低电平输入有效，反码输出。当对编码时，输出为（ ）。b230cfd4de1fdfce78bde3187b53eaa5.jpg22368d9050059772190d03c68cbb539d.jpg
8线—3线优先编码74LS148，其中有 个输入端， 个输出端。
8—3线优先编码器（74LS148）中，8条输入线同时有效时，优先级最高为I7′线，此时Y2′Y1′Y0′输出
两片8线-3线二进制优先编码器74LS148可以扩展成16线-4线二进制优先编码器
试画出用4-16线译码器74LS154和门电路产生如下多输出逻辑函数的逻辑图，正确的是 。e3c9e0dc8e97d129032c626a7a3773ff.png
74LS138 译码器有（ ）， 74LS148 编码器有（ ）
判断对错：74ls148是普通编码器。
用CT74LS161设计，置位型9进制计数器。置位输入端D<sub>3</sub>D<sub>2</sub>D<sub>1</sub>D<sub>0</sub>需置入()。
图P11.5所示电路是用CB7520和同步十六进制计数器74LS161组成的波形发生器电路.已知CB7520的,试
用74LS169中规模计数器构成可逆十进制计数器。加计数时，状态由0000递增到1001；减计数时，状态由1001递减到0000。外加的加/减控制信号为P，P=1时作加法，P=0时作减法。用一片74LS169和少量与非门完成这个设计，画出逻辑图。
使用1片74LS169计数器和1个3输入或门构成十进制加法计数器。4个预置值输入端都不和输出端直接相连。问改变这个或门跟输出端的连接以及DCBA预置值，共有几种方式可构成十进制加计数器？画出各自的连接图，并写出相应的状态转移关系。
图7．3．30所示电路是由MSI二进制优先编码器74148和计数器74160组成的可控分频器。试分析当输入控制信号A0～A7分别为低电平时电路的分频比。
集成显示译码器74LS42是（）译码器
试用同步十进制加法计数器74LS160设计一个四十八进制计数器.74LS160的功能表如表6-4.
74LS194可构成（）进制的环形计数器
21、74LS148是八线-三线编码器。
1、对于译码输出低有效的二进制译码器（如74LS138），它的8个输出分别对应由输入构成的8个最大项。
1、74LS148是一种（）编码器。
5、74LS138是一个（）译码器。
2、优先编码器74LS148的下列输入端中优先级最高的是
能将某种特定信息转换成机器识别的()制数码的()逻辑电路，称之为()器;能将机器识别的二进制数码转换成人们熟悉的十进制或某种特定信息的组合逻辑电路，称为();74LS85是常用的()逻辑电路译码器。
