带进位加法指令的助记符是（）
根据异步二进制加法计数器的触发规律，每输入（）个脉冲，第二位输出一个进位脉冲。
定点数补码加法具有两个特点：一是符号位（）；二是相加后最高位上的进位要舍去。
与4位串行进位加法器比较，使用超前进位全加器的目的是（）。
只考虑本位数而不考虑低位来的进位的加法称为（）。
超前进位加法器比串行进位加法器速度慢。
既考虑本位数又考虑低位来的进位的加法称为（）。
加法指令将影响进位标志位C，而减法指令将不影响进位标志位C。（）
加法器采用并行进位的目的是（）。
当进行加法或减法运算时，若最高位发生进位或借位，则（）
二进位数0110与0101进行算术加法运算后，结果是二进位数 。
不考虑来自低位的进位的加法器是
能实现1位二进制带进位加法运算的是
采用串行进位方式或并行进位方式实现M进制计数器设计的前提是M可以分解为两个小于N的因数相乘,即M=N1´N2。
●用二进制加法器对二-十进制编码的十进制数求和，当和的本位十进制数二-十进制编码小于等于1001且向高位无进位时， (12) ；当和小于等于1001且向高位有进位时， (13) ；当和大于1001时， (14) 。(12) ~(14)
1、二进制并行加法器使用先行进位的主要目的是（)。
四位二进制加法计数器的进位信号产生在“1111“状态变为0000状态时。
某计算机字长为8位，其CPU中有一个8位加法器。已知无符号数x=69,y=38,现要在该加法器中完成x+y的运算，则该加法器的两个输入端信息和输入的低位进位信息分别为（)。
试分析图L4－9（a)所示由串行进位加法器74LS183所构成的逻辑电路的功能。
【单选题】4位超前进位全加器CT74LS283是对两个（）作加法运算的数字集成电路。
设计一个32位申行进位加法器,要求用异或门和二输入与非门构成,计算加法器的最长运算时间.
试用若干片74HC283构成一个12位二进制加法器，画出连接图。此加法器能否用来构成超前进位的级连方式，为什么？
7、加法器中每位的进位生成函数G为（)
3、3. 四个全加器可以组成一个串行进位的四位数加法器（）
