一片集成二—十进制计数器74L160可构成（）进制计数器。
根据异步二进制加法计数器的触发规律，每输入（）个脉冲，第二位输出一个进位脉冲。
两片集成计数器74LS192，最多可构成（）进制计数器。
74LS190只能进行十进制加法计数。
利用一个74LS90可以构成一个十二进制的计数器。
若4位同步二进制加法计数器当前的状态是0111，下一个输入时钟脉冲后，其内容为（）。
用74LS161构成120进制的计数器，需要（ ）片能够实现。
下图中74HC138为三线-八线译码器，74HC161为十六进制计数器，74HC153为4选1数据选择器。当MN为01时，计数器74HC161输出构成的是十五进制的计数器
试用两片4位二进制数值比较器74X85实现3个4位二进制码A、B、C的最大、最小和相等关系的比较。
用同步十六进制计数器74HC161设计一个可变进制的计数器。要求在控制信号M=0时，为十二进制，在M=1时为十进制。请标明计数输入端和进位输出端。74HC161的框图和功能表见图T2.6和表T2.6。
实验中实现十二进制计数器，采用的异步清零的方法，当出现00010010的状态时，就产生一个异步清零信号将两块74HC160清零，从而实现0~11共12个状态的十二进制计数器。()此题为判断题(对，错)。
一片集成二–十进制计数器74LS90可构成进制计数器（）
74LS74是否可以构成2位2进制加计数器,输出Q2Q1为00-01-10-11？（)A.可以
试用8 位二进制补码计算下列各式，并用十进制数表示结果：（1)12+9 （2)11-3 （3)-29-25 （4)-120+30
试用两片4位二进制同步加法计数器CT74161及少量门电路构成100进制计数器.
用74LS169中规模计数器构成可逆十进制计数器。加计数时，状态由0000递增到1001；减计数时，状态由1001递减到0000。外加的加/减控制信号为P，P=1时作加法，P=0时作减法。用一片74LS169和少量与非门完成这个设计，画出逻辑图。
使用1片74LS169计数器和1个3输入或门构成十进制加法计数器。4个预置值输入端都不和输出端直接相连。问改变这个或门跟输出端的连接以及DCBA预置值，共有几种方式可构成十进制加计数器？画出各自的连接图，并写出相应的状态转移关系。
试用74HC153双4选1数据选择器构成1个16选1数据选择器。
【单选题】4位超前进位全加器CT74LS283是对两个（）作加法运算的数字集成电路。
试用同步十进制加法计数器74LS160设计一个四十八进制计数器.74LS160的功能表如表6-4.
试用4个负边沿触发的JK触发器构成一个异步二进制加法计数器，要求画出逻辑图和输出波形。
试用ROM设计一个将两个2位二进制数相乘的乘法器电路，请说明所选
一个3位二进制加法计数器其初始状态为000，输入第4个脉冲后，其状态为111。
设IP数据报使用固定首部,其各字段的具体数值如图所示（除IP地址外,均为十进制表示)。试用二进制运算方法计算应当写入到首部检验和字段中的数值（用二进制表示)。重新计算前面,但使用+六进制运算方法（没16位二进制数字转换为4个十六进制数字,再按十六进 制加法规则计算)。比较这两种方法。
