-
在右侧图中所示的逻辑门电路中,当输入端A=1,B=0时,P和Q端输出的逻辑值分别是()。
A . 0,0
B . 0,1
C . 1,0
D . 1,1
-
某逻辑电路如图7-62所示,若输入A=1,B=0,则输出F1和F2分别为()。https://assets.asklib.com/psource/2015110111531954947.jpg
A . ['F1=0,F2=0B .https://assets.asklib.com/psource/2015110111533714396.jpg
C . F1=1,F2=0D .https://assets.asklib.com/psource/2015110111535611542.jpg
-
逻辑电路和输入信号X、Y的波形如图所示,由此可知,输出F为1时刻是()。https://assets.asklib.com/psource/2015110110164718342.jpg
A . t1
B . t2
C . t3
D . t4
-
逻辑图和输入A,B的波形如图所示,分析在t
1
时刻输出F为()。
https://assets.asklib.com/images/image2/2017121810425792257.jpg
A . “1”
B . “0”
C . 任意
-
若图(a)电路中的输入电压如图(b)所示,则输出电压u0的波形为()。https://assets.asklib.com/psource/2015110110481855036.jpg
A .https://assets.asklib.com/psource/2015110110483686574.jpg
B .https://assets.asklib.com/psource/2015110110484884945.jpg
C .https://assets.asklib.com/psource/2015110110490652296.jpg
D .https://assets.asklib.com/psource/2015110110491927532.jpg
-
(2007)晶体管单管放大电路如图a)所示时,其中电阻RB可调,当输入Ui、输出U0的波形如图b)所示,输出波形:()https://assets.asklib.com/psource/2015110414252565858.png
A . 出现了饱和失真,应调大RB
B . 出现了饱和失真,应调小RB
C . 出现了截止失真,应调大RB
D . 出现了截止失真,应调小RB
-
某组合逻辑电路的输入、输出波形如图1所示。F与A、B的逻辑关系是
-
某组合逻辑电路的输入、输出波形如图10所示。此逻辑电路的逻辑表达式应该为:( )http://image.zhihuishu.com/zhs/onlineexam/ueditor/201804/212aca6658a7422c9b04b210ae529b10.png
-
8、已知某个逻辑门电路输入A、B和输出F的波形如图所示,则该逻辑门为( )。A同或门 B或门 C异或门 D与非门3845872a45ff921af8e067d67da157c8.png
-
2、输入、输出的波形如图所示,输出输入的逻辑关系是( )。A或逻辑 B与逻辑 C 非逻辑ac24d6346ef7a6f44a40cdcce271a4ac.png
-
4. 输入、输出的波形如图所示,输入输出的逻辑关系是( )。A异或逻辑 B同或逻辑 C或非逻辑 D与非逻辑aba692f1ec6fde2d7cdbed2e7f547c87.png
-
已知逻辑门电路的输入信号A,B和输出信号Y的波形如下图所示,则该电路实现( )逻辑功能。<img src='https://img2.soutiyun.com/ask/uploadfile/5439001-5442000/20427dd9b6a929dcd0743e6c9f5e6ec9.png' />
A.与非
B.异或
C.或
D.无法判断
-
有一个组合逻辑部件,其内部结构不详。但测得其输入信号A、B、C和输出信号Z的波形如图3-1所示。试写出其标准与或式。
<img src='https://img2.soutiyun.com/ask/2020-09-06/96823627984177.png' />
-
画出图5-3-2电路中触发器输出端Q的电压波形。输入信号A、B的波形如图5-3-3中所示。触发器的初始状态为Q=0。
<img src='https://img2.soutiyun.com/ask/2020-09-14/96897234244674.png' />
-
由OC门组成的电路,输入A、B与输出F的波形如图2.4.12所示,写出函数的表达式,并用最少的OC门实现它,画出逻辑电路图。
<img src='https://img2.soutiyun.com/ask/uploadfile/5469001-5472000/728fa2f4a937a6b22cd60a27fad220cf.png' />
-
在图20.32所示两个电路中,当控制端存在两种情况时,试求输出Y的波形。输入A和B的波形如图中所示。
在图20.32所示两个电路中,当控制端存在<img src='https://img2.soutiyun.com/latex/latex.action' />两种情况时,试求输出Y的波形。输入A和B的波形如图中所示。
<img src='https://img2.soutiyun.com/ask/uploadfile/5457001-5460000/e4d1d7d441da99856c8b60f88709eed1.png' />
-
七段显示译码电路如下图(a)所示,对应下图(b)所示输入波形,试确定显示器显示的字符序列是什么?
七段显示译码电路如下图(a)所示,对应下图(b)所示输入波形,试确定显示器显示的字符序列是什么?
<img src='https://img2.soutiyun.com/ask/uploadfile/5517001-5520000/5de4593ecb3f40de047a058b0d377383.png' />
-
【填空题】1、组合逻辑电路任何时刻的输出信号与该时刻的输入信号(),而与电路原来的状态()。 A 有关 B无关
-
试画出图P4.8所示电路中输出端B的波形(触发器起始状态为0).A是输入端,比较A和B的波形,说明此电
试画出图P4.8所示电路中输出端B的波形(触发器起始状态为0).A是输入端,比较A和B的波形,说明此电路的功能.
<img src='https://img2.soutiyun.com/ask/2020-10-12/97136953887336.png' />
-
中国大学MOOC: 下图所示为某基本共射放大电路的输出特性曲线,静态工作点由Q2点移动到Q3点可能的原因是()。
-
电路的输入A、B、C和输出X、Y的波形如图10.91(a)所示,列出真值表,写出表达式,化简为最简式,分析其
电路的输入A、B、C和输出X、Y的波形如图10.91(a)所示,列出真值表,写出表达式,化简为最简式,分析其逻辑功能,并分别用基本逻辑门电路、四选一MUX数据选择器(如图10.91(b))和3-8译码器(如图10.91(c))实现此逻辑电路.
<img src='https://img2.soutiyun.com/ask/2021-02-25/983110007893928.png' />
-
根据图P2.6(h)所示输入信号A、B的波形,对应画出图P2.6(a)~(g)中所示各电路输出信号的波形。
根据图P2.6(h)所示输入信号A、B的波形,对应画出图P2.6(a)~(g)中所示各电路输出信号的波形。
<img src='https://img2.soutiyun.com/ask/2020-10-14/97154499679362.jpg' />
-
图10-47所示为三变量排队电路的示意框,图中A、B、C分别为3路数据输入端, 则分别为相应的数据输出
图10-47所示为三变量排队电路的示意框,图中A、B、C分别为3路数据输入端,<img src='https://img2.soutiyun.com/ask/2020-07-22/964280714772572.png' />则分别为相应的数据输出端,其优先次序为A最先,B次之,C最后(即当A,B,C三个数据同时出现时,仅允许A路输出,余类推)。试用与非门实现上述排队电路(设A=1表示A路有数据输入,<img src='https://img2.soutiyun.com/ask/2020-07-22/964280739058962.png' />表示A路有数据输出,余类推)。
<img src='https://img2.soutiyun.com/ask/2020-07-22/964280751016645.png' />
-
下图3所示为8-1多路选择器(A、B、C为选择输入端,A为高位,GN为允许端,低有效)。试用其实现逻辑函数
下图3所示为8-1多路选择器(A、B、C为选择输入端,A为高位,GN为允许端,低有效)。试用其实现逻辑函数<img src='https://img2.soutiyun.com/ask/2020-05-25/959255735686651.png' />。可在图上直接连线,但要写出过程(如真值表,表达式等)。
<img src='https://img2.soutiyun.com/ask/2020-05-25/959255746904292.png' />