集成译码器74LS138的3个使能端，只要有一个不满足要求，其八个输出为（）。
74LS138是具有3个输入的译码器芯片，其输出作为片选信号时，最多可以选中（）片芯片。
74LS138是具有3个输入的译码器芯片，用其输出作片选信号，最多可在（）块芯片中选中其中任一块。
利用2个74LS138和1个非门，可以扩展得到1个（）线译码器。
当集成译码器74LS138的3个使能端都满足要求时，其输出端为（）有效。
74LS138是具有3个输入的译码器芯片，其输出作为片选信号时，最多可以选8片芯片。（）
画出容量为8k×8的ROM硬件连接图，（CPU用8088，EPROM用2k×8的2716，地址译码用74LS138，只要求画出关键引脚即可），假定CPU的高四位地址线A19-A16都接地，要求地址从9000H开始，不允许有地址重叠，并要求写出各芯片的地址分配范围。
74LS138是具有3位输入、多位输出的译码器芯片，其输出作为片选信号时，最多可以选中（）个芯片。
74LS138中规模集成电路也称为（）译码器。
8线-3线优先编码器74LS148，低电平输入有效，反码输出。当对编码时，输出为（ ）。b230cfd4de1fdfce78bde3187b53eaa5.jpg22368d9050059772190d03c68cbb539d.jpg
8—3线优先编码器（74LS148）中，8条输入线同时有效时，优先级最高为I7′线，此时Y2′Y1′Y0′输出
两片8线-3线二进制优先编码器74LS148可以扩展成16线-4线二进制优先编码器
用3线---8线译码器74LS138实现原码输出的8路数据分配器，应
用三线-八线译码器74LS138和辅助门电路实现逻辑函数Y=，应 。58092a663b25f576f6568c00e89c8ca1.png
74LS138是3线—8线译码器，译码为输出低电平有效，若输入为A2A1A0=110时，输出 应为（ ）。3bef2d27ccf3b558c643a23531e4516b.gif
3线—8线译码器74HC138处于译码状态时，当输入A2A1A0=001时，输出= 。e4c039efa4258478ace1d51dc574b9e4.jpg
74LS138是具有3个输入的译码器芯片,用其输出作片选信号,最多可在( )块芯片中选中其中任一块。
译码器有N个输入信号和M个输出信号，若为全译码器，则N与M的关系是。3-8译码器74LS138译码输出低电平有效，若输入为A，则输出为。
用2片3线-8线译码器74LS138构成4线-16线译码器，至少需要使用______个外加的逻辑门。
8255A芯片的地址线A1，A0分别接8086的A2，A1，8086芯片的A0参予8255A的片选译码，接到74LS138的G2A。该接口芯片初始化指令为OUT 8EH，AL则8255A的PA口地址为（）
要使3:8线译码器（74LS138)能正常工作,使能控制端的电平信号应是（).A.100B.111C.011D.000
使用3-8线译码器74LS138和必要的门电路实现逻辑函数<img src='https://img2.soutiyun.com/shangxueba/ask/17037001-17040000/17039125/ac78d2f-chaoxing2016-358733.jpeg' />，应该（）。
集成译码器7LS138的3个使能端，只要有一个不满足要求，其八个输出为（）
1、对于译码输出低有效的二进制译码器（如74LS138），它的8个输出分别对应由输入构成的8个最大项。
