可编程阵列逻辑PAL器件不包含以下哪个部分（）。

A . 与阵列 B . 或阵列 C . 与阵列和或阵列都可以 D . 以上说法都不对

A . PLA结构是与门阵列固定连接，而或门阵列可编程 B . PLA结构是或门阵列固定连接，而与门阵列可编程 C . PLA结构是与门阵列和或门阵列都可以编程 D . PLA中，一个地址码对应的存储单元是唯一的

A . A.可编程的与逻辑阵列 B . B.固定的或逻辑阵列 C . C.可编程的或逻辑阵列 D . D.输出电路

A . A.PAL B . B.GAL C . C.PROM D . D.PLA

A . A.PROM B . B.FPLA C . C.PAL D . D.GAL

A . 正确 B . 错误

A . A.可编程的与—或阵列 B . B.可编程寄存器 C . C.可编程I/O D . D.可编程的与非阵列

A . 正确 B . 错误

A . A.PAL B . B.GAL C . C.PROM D . D.PLA

A . A.PROM B . B.FPLA C . C.PAL D . D.GAL

A .https://assets.asklib.com/psource/2015110210031265788.jpg B .https://assets.asklib.com/psource/2015110210032979940.jpg C .https://assets.asklib.com/psource/2015110210034421002.jpg D .https://assets.asklib.com/psource/2015110210035895254.jpg

A . 与；或 B . 或；与 C . 与；与 D . 或；或

A . A.可编程逻辑宏单元 B . B.可编程I/O单元 C . C.可编程寄存器 D . D.可编程内部连线

A . A.PAL B . B.GAL C . C.HDPLD D . D.FPGA

A . A.与非－与非表达式 B . B.或非－或非表达式 C . C.与—或—非表达式 D . D.标准与—或表达式

A . 只有与阵列可编程 B . 都是可编程的 C . 只有或阵列可编程 D . 都是不可编程的

是 否

是 否

<img src='https://img2.soutiyun.com/shangxueba/ask/17868001-17871000/17870043/2015110210025158108.jpg' /> A．<img src='https://img2.soutiyun.com/shangxueba/ask/17868001-17871000/17870043/2015110210031265788.jpg' /> B．<img src='https://img2.soutiyun.com/shangxueba/ask/17868001-17871000/17870043/2015110210032979940.jpg' /> C．<img src='https://img2.soutiyun.com/shangxueba/ask/17868001-17871000/17870043/2015110210034421002.jpg' /> D．<img src='https://img2.soutiyun.com/shangxueba/ask/17868001-17871000/17870043/2015110210035895254.jpg' />

<img src='https://img2.soutiyun.com/ask/2021-01-31/980936844000108.png' />